Periodicamente, os analistas comentam sobre a indústria de chips pronunciarão que a lei de Moore é obsoleta. No entanto, enquanto a velocidade do progresso está desacelerando, os fabricantes de chips ainda dobram o número de transistores em um circuito integrado (IC) aproximadamente a cada 2,5 anos. No passado, as abordagens fundamentalmente novas para o design de chips nunca pareciam pegar. Esse não é mais o caso, pois novas idéias essenciais para executar algumas das aplicações mais importantes de hoje estão ganhando favor rapidamente. Tradicionalmente, um chip semicondutor se concentra na execução de uma ação ou processo em particular. Em comparação, um pacote Multichip avançado incorpora vários chips e processos em um componente. Essa abordagem transformadora integra uma infinidade de componentes semicondutores em um único pacote, abordando diretamente as restrições técnicas e comerciais de semicondutores mais críticas. (Consulte Anexo 1.)
One of the most significant of these new concepts is advanced packaging, which essentially accommodates an ever-increasing number of transistors by decreasing the size of electrical contacts. Traditionally, a semiconductor chip focuses on performing one particular action or process. By comparison, an advanced multichip package incorporates multiple chips and processes into one component. This transformative approach integrates a multitude of semiconductor components into a single package, directly addressing the most critical semiconductor technical and commercial constraints. (See Exhibit 1.)
A embalagem multichip avançada melhora o desempenho e o tempo para o mercado, reduzindo os custos de fabricação de chips e o consumo de energia. Além disso, porque é uma mudança tão radical na integração de chips, desbloqueando maior funcionalidade e um fator de forma reduzido, a embalagem avançada de chips é perfeitamente adequada para aplicações principais, como dispositivos móveis e, nos próximos anos, computação automotiva e Inteligência artificial generativa (Genai).
For chipmakers, investors, and computing device and equipment makers, the emergence of advanced packaging represents a radical shift in the
Indústria de semicondutores
paisagem. A próxima geração de organizações líderes do setor será aquelas que percebem a criação de valor está migrando para empresas que podem projetar e integrar soluções complexas de Chip no nível do sistema usando conceitos como embalagens avançadas. Apenas fazer componentes individuais perderá rapidamente o brilho, substituído por esforços colaborativos que reúnem o melhor em design, embalagem e integração do sistema para atender às demandas do mercado.
Pacote ou perecer
Estamos agora na era "mais do que Moore". Como previsto pelo próprio Gordon Moore, era inevitável que sua lei acabasse atingindo um limiar de retornos econômicos decrescentes. À medida que a indústria atinge as limitações físicas da densidade do transistor e do tamanho dos chips, os custos para colocar mais em um pequeno espaço estão explodindo. Mas, em vez de tentar espremer transistores adicionais em um único chip, a embalagem avançada multichip permite a combinação de matrizes menores e otimizadas para custos e desempenho- os chips semicondutores não embalados compostos por circuitos integrados funcionais. Faz isso usando interconexões de alta largura de banda e as mais recentes tecnologias de fabricação de front-end ou wafer para liberar a potência combinada dos componentes embalados. Talvez o mais importante é que cada um desses componentes possa ter um propósito diferente, com computação e memória em execução em nós de tecnologia menores do que os componentes que já atingiram seus limites de escala, como blocos de entrada/saída. Isso também permite a reutilização de projetos de matrizes em vários sistemas, porque os componentes modulares podem ser combinados de várias maneiras para direcionar vários e variados aplicativos. Por outro lado, os sistemas mais amplamente utilizados em um chip (SOC) são projetados apenas para um único aplicativo. (Veja a Figura 2.) O NVIDIA Hopper H200 é uma das unidades de processamento gráfico (GPUs) mais inovadoras da IA Core (GPUs). Seis pilhas de memória de largura de banda (HBM) são embaladas com os chips Central IC, permitindo velocidades de interconexão de até 4,8 TB/s. Os sistemas convencionais, onde os chips são conectados por meio de uma placa de circuito impresso, geralmente são limitados a menos de 200 GB/s. Distâncias de interconexão próxima também diminuem drasticamente o consumo de energia desses chips, tornando economicamente os data centers que alimentam economicamente modelos de linguagem grande (LLMS). Ao optar por vários chips menores, em vez de um único SoC grande, os designers foram capazes de selecionar de uma variedade de tamanhos de nós para cada uma das matrizes heterogeneamente integradas e escolher chips que foram otimizados para cada uma das funções do pacote. Essa abordagem cortou os custos de fabricação em até 50%. Os tamanhos de matriz menores contribuem para essa redução de custo, aumentando as taxas de rendimento de fabricação, porque o mesmo número de defeitos em uma bolacha é distribuído em mais matrizes.
These components can be placed in closer proximity on advanced substrates, driving data transfer rates up to 35 times faster than the latest motherboard. This also allows for the reuse of die designs across multiple systems because the modular components can be combined in any number of ways to drive various and varied applications. By contrast, more widely used systems on a chip (SoC) are only designed for a single application.
Four examples illustrate the advantages of advanced packaging. (See Exhibit 2.) The NVIDIA Hopper H200 is one of the most innovative AI core graphics processing units (GPUs) today. Six high-bandwidth memory (HBM) stacks are packaged with the central IC chips, allowing for interconnection speeds of up to 4.8 TB/s. Conventional systems, where chips are connected via a printed circuit board, are typically limited to less than 200 GB/s. Close interconnect distances also drastically decrease the power consumption of these chips, making the data centers that power large language models (LLMs) economically feasible.
The second example is the AMD Ryzen series. By opting for multiple smaller chips rather than a single large SoC, designers were able to select from a range of node sizes for each of the heterogeneously integrated dies and choose chips that were optimized for each of the package’s functions. This approach cut manufacturing costs by as much as 50%. The smaller die sizes contribute to this cost reduction by increasing fabrication yield rates because the same number of defects on a wafer is distributed across more dies.
A terceira ilustração envolve o tamanho da área de chip. Ao integrar os chips individuais usados nos controladores de tensão linear Optireg em um pacote avançado, o Infineon conseguiu reduzir a pegada da parte em 60%. Condensar o espaço necessário para sistemas complexos permite uma nova geração de dispositivos compactos sem comprometer o poder computacional ou funcionalidade. Essa miniaturização é fundamental nas indústrias onde o espaço é prêmio, como dispositivos móveis e internet das coisas (IoT), pequenos equipamentos médicos, como aparelhos auditivos e marcapassos e sistemas de computação automotiva. A Intel já mostrou que a troca de um único SoC grande para múltiplas matrizes em sua série GPU Max GPU pode minimizar a complexidade da matriz e permitir que os projetos de matriz existentes sejam reutilizados em vários pacotes. No processo, a Intel descobriu que isso pode reduzir o tempo de mercado em até 75%. Atualmente, eletrônicos de consumo como smartphones dominam aplicativos avançados de embalagem, mas a explosão de atividades no segmento de IA impulsionará o crescimento futuro. A IA requer uma rápida troca de dados entre os elementos de computação e memória, que são ativados por embalagens 2.5D e 3D. Essas abordagens colocam mais de dois chips um ao lado do outro para gerar altas velocidades de interconexão a um custo relativamente baixo. Os aplicativos de IA representam 25% do mercado total de embalagens avançadas, e isso está pronto para crescer em cerca de 20% ao ano até a próxima década.
Finally, Intel, among other integrated design manufacturers (IDMs), has greatly expanded investment in the manufacturing sides of its business to develop advanced multichip packaging capabilities. Intel has already shown that switching from a single large SoC to multiple dies in its Data Center GPU Max Series can minimize die complexity and allow existing die designs to be reused in multiple packages. In the process, Intel found that this can reduce time to market by up to 75%.
Advanced Packaging Shakes Up the Value Chain
Advanced packaging accounts for about 8% of the total semiconductor market today and is projected to double by 2030 to more than $96 billion, outpacing the rest of the chip industry. Currently, consumer electronics like smartphones dominate advanced packaging applications, but the burst of activity in the AI segment will propel future growth. AI requires rapid data exchange between computing and memory elements, which is enabled by 2.5D and 3D packaging. These approaches place more than two chips next to each other to generate high interconnect speeds at a relatively low cost. AI applications account for 25% of the total advanced packaging market already, and this is poised to grow at around 20% per year through the next decade.
Como essa tendência de crescimento aumenta a velocidade, a embalagem avançada alterará significativamente o ecossistema de semicondutores. (Veja a Figura 3.) Tradicionalmente, a cadeia de valor da fabricação de chips era bastante simples: um designer de chips, um fabricante de front-end e uma empresa de back-end para embalagens e testes. Às vezes, todas essas funções são tratadas pelo mesmo fabricante de dispositivos integrados. Nesse cenário, a parcela do leão na captura de valor está concentrada no design de chips e na extremidade frontal-onde está a maior parte da inovação-enquanto a embalagem é relegada a uma função de margem mais baixa. continuamente. Ele exige recursos elevados em cada segmento da cadeia de valor do chip. À medida que o pacote se torna um determinante principal do desempenho do sistema, vários semicondutores morrem - geralmente projetados e fabricados por diferentes empresas - precisarão ser integrados no mesmo pacote, que por si só é potencialmente produzido por outra empresa. Como resultado, os designers de sistemas precisarão orquestrar essa nova e mais complexa cadeia de suprimentos e impulsionar a colaboração e o alinhamento estreito entre todos os jogadores. Em nossa opinião, as principais mudanças na estrutura da indústria de chips serão evidentes de três maneiras:
But advanced multichip packaging demands a profound rethinking of package design and how to improve it efficiently and continuously. It calls for elevated capabilities in each segment of the chip value chain. As the package becomes a core determinant of system performance, multiple semiconductor dies—often designed and manufactured by different companies—will have to be integrated in the same package, which itself is potentially produced by yet another company. As a result, system designers will need to orchestrate this new and more complex supply chain and drive close collaboration and alignment among all players.
This imminent radical alteration of the traditional chip manufacturing cycle is already prompting companies to reallocate capital expenditures and refocus R&D efforts to get out ahead of the emerging trend. In our view, the primary changes in chip industry structure will be evident in three ways:
- Elevating the Role of System Design. The value share contributed by advanced package design will rise significantly, underscoring its strategic importance. (See Exhibit 4.) In response, chip designers are solidifying their grasp on this crucial segment by extending design from the single chip to the whole system, including integrating multiple dies into an advanced package.
- Shifting from Front End to Back End. The package will become a point of innovation, a differentiation driver pivotal to system performance. While front-end manufacturing will continue to command a high share of value generation, back-end design and packaging will gain in importance and profit value.
- Adaptação à complexidade. Fazer pacotes avançados de semicondutores é um processo complexo. Para gerenciá -lo, o software de automação de design eletrônico (EDA) deve ser programado para projetar e simular vários chips em um pacote e como sua interação pode afetar as condições operacionais, como dissipação térmica e distorção. Da mesma forma, os fornecedores de materiais devem desenvolver materiais novos e inovadores para abordar, entre outras coisas, expansão térmica e transferência de calor nas inúmeras interfaces em pacotes avançados. E o equipamento de embalagem deve ser modificado para atender aos tamanhos de recursos decrescentes e aos requisitos de precisão crescentes da embalagem avançada.
A face alterada da indústria de chips
As these technology changes take hold, the face of the semiconductor industry will be altered in significant ways. Chiefly, there will be a much greater degree of collaboration across chip design, package engineering, and system architecture, as each will directly impact the other. One die’s power profile will affect the next die’s thermal load and may require customized materials to optimize system performance.
Like today’s front-end landscape in which chip design and Fabricação Co-evolução, as parcerias estratégicas se estenderão cada vez mais de vários jogadores de front-end até a fabricação de pacotes de back-end. Um bom exemplo disso, a Hopper H100 da Nvidia usa um pacote TSMC Cowos-S, que combina chips projetados pela NVIDIA e fabricados pelo TSMC com o HBM projetado e fabricado pela SK Hynix. Outra ilustração: os designers de chips hoje trabalham com o kit de desenvolvimento de processos de fabricação de uma fundição específico em seu software de automação de design eletrônico ao criar um chip. Amanhã, este kit pode conter a solução de pacote específica de maneira semelhante. Integrado no software EDA, os recursos de inteligência artificial podem automatizar o layout do IC e o planejamento do piso; otimizar energia, desempenho, área (PPA), o componente essencial do design de semicondutores; e simplificar e agilizar a produção de chips em um grau incomparável. Mas, como o sucesso das plataformas de IA depende fortemente do tamanho e da precisão de seu conjunto de dados de aprendizado, fornecedores de software EDA e designers de chips terão que equilibrar o agrupamento de projetos e estruturas internas para aprimorar a base de conhecimento da IA sem revelar seus segredos de design aos concorrentes.
Another potential area of greater collaboration will involve GenAI and machine intelligence. Integrated in EDA software, artificial intelligence capabilities can automate IC layout and floor planning; optimize power, performance, area (PPA), the essential component of semiconductor design; and simplify and expedite chip production to an unparalleled degree. But as the success of AI platforms is strongly dependent on the size and accuracy of its learning dataset, EDA software vendors and chip designers will have to balance pooling internal blueprints and frameworks to enhance the AI knowledge base without revealing their design secrets to competitors.
e mesmo quando as empresas disputam as restrições e as oportunidades geopolíticas e regulatórias e afetarão para afetar as cadeias de suprimentos e o acesso ao mercado. Os subsídios para embalagens avançadas multichips estão cada vez mais em voga, pois os governos tentam atrair, reter e apoiar a inovação tecnológica na fabricação de chips. Ao mesmo tempo, como os semicondutores são considerados críticos para a segurança nacional e econômica, as barreiras comerciais estão sendo erguidas em várias regiões para proteger a fabricação doméstica. No entanto, essas medidas podem afetar a disponibilidade de suprimentos, parceiros e clientes para empresas de semicondutores. Aqui está um detalhamento de como os segmentos da indústria podem se posicionar melhor. (Consulte o Anexo 5.)
Strategic Solutions for Semiconductor Players
With so much change in the offing due to advanced packaging, different players in the semiconductor industry will need to adopt distinct strategic imperatives to position themselves for sustained differentiation and value capture. Here’s a breakdown of how segments of the industry can position themselves best. (See Exhibit 5.)
Chipmakers Fabless Chipmakers
Fabless chipmakers, which focus on designing chips and partner with foundries for manufacturing, will have to expand their business models quite a bit to address the challenges of advanced packaging. As the single chip becomes part of an advanced multichip package, fabless chip designers that successfully integrate the whole system development and production will capture the highest value share. However, this comes with the massive challenge of orchestrating and managing a complex supply chain across other chip designers, multiple foundries, and even material suppliers. Beyond practical execution, system designers will also be accountable to customers for the complex product’s performance, and a package manufacturer that has trusting relationships with its collaborators in this venture may be willing to take the overall liability for the system. Alternately, all involved parties in the supply chain may agree to share liabilities for a certain period after product launch when they have had enough samples to determine the most common points of failure.
Foundries
Advanced packaging will threaten revenues of leading-node foundries as it reduces demand for large monolithic SoCs, replacing them with smaller, more standardized dies. To maintain their profit levels, leading-node foundries should extend their offering into advanced packaging, positioning themselves as system foundries.
However, foundries focused on mature nodes will struggle to develop advanced packaging solutions that can directly compete with those of their leading-node peers, who are more comfortable with innovation and less hesitant to enter new markets. Those foundries can still make inroads into advanced packaging by adding to their portfolios through-silicon vias (TSVs) for silicon interposers—key ingredients that facilitate connections and communications in many advanced packages. This would allow them to increase fab utilization in times of low front-end demand for their mature chips.
Integrated Device Manufacturers
Traditionally, IDMs design, manufacture, and package their own chips, even if parts of the value chain may be outsourced. However, the economics of this business model may be challenged in an advanced packaging environment where system designers increasingly demand unpackaged dies for integration into other suppliers’ packages, limiting demand for the IDM’s packaged end product. Leading IDMs may be able to capture the system designer role themselves, particularly for lucrative, specialized applications.
Another alternative is for the IDM to offer their front- and back-end facilities to fabless customers, thereby providing systems foundry services. While that would certainly improve asset utilization, it would require strong firewalls between the IDM’s own products and those manufactured for fabless competitors that become customers. These firewalls should ensure strict separation of production lines or teams. This significantly increases complexity, but it may be imperative to create a strategy that overcomes this challenge if an IDM hopes to avoid losing its role in the chip ecosystem as advanced packaging takes hold.
Outsourced Semiconductor Assembly and Test (OSAT) Vendors
With around 30% of advanced packaging wafers already produced by IDMs and foundries, traditional OSATs must carefully assess where they best fit in a market that—even as it develops—is to a degree shifting towards other parts of the value chain. In the new packaging world, OSATs need to determine their most advantageous position between simple wire bonds and the most advanced 2.5D/3D packages.
Osats devem se basear em seus pontos fortes tradicionais de fabricação de alto volume e econômica, com foco em atividades de embalagem essenciais que ainda serão necessárias por algum tempo, como esbarrar, nas quais solavancos ou bolas de solda estão espalhadas por uma bolacha inteira antes de ser picado em chips individuais. E adotando uma abordagem mais inovadora, os OSAs podem desenvolver recursos em embalagens em nível de painel. Lidar com grandes tamanhos de painel aumenta o número de matrizes processadas simultaneamente e é mais barato que as embalagens no nível da bolacha normalmente usadas pelas fundições. As empresas que reconhecem e investem no valor estratégico da embalagem avançada estão se preparando para o sucesso. Eles não estão apenas expandindo sua própria vantagem competitiva, mas também estão moldando a direção futura da indústria de semicondutores. Os vencedores serão empresas que inovaram com sucesso políticas governamentais globais, forjaram conexões profundas com os clientes e seus ecossistemas de aplicativos e alavancaram os mais recentes processos de IA e design. E eles estão em posição de estar no ponto ideal quando as aplicações da Genai - virtualmente, todas dependem de componentes avançados de embalagem - transformam -se em uma idéia intrigante e inovadora hoje para uma plataforma totalmente dominante nos próximos anos. Aqueles que o fazem prosperarão, direcionando a indústria de semicondutores para sua próxima fronteira de desempenho e para um futuro marcado pela engenhosidade, velocidade e crescimento sustentado. Telecomunicações.
In the dawn of the advanced packaging era, the landscape offers a lot of promise but also much to be wary about. Companies that recognize and invest in the strategic value of advanced packaging are setting themselves up for success. They are not only expanding their own competitive edge but are also shaping the future direction of the semiconductor industry. The winners will be companies that have successfully innovated, navigated global government policies, forged deep connections with customers and their application ecosystems, and leveraged the latest in AI and design processes.
These industry front-runners are poised to capitalize on the shift in value creation from the front end to more nuanced, complex, and value-rich back-end processes. And they are in a position to be in the sweet spot when GenAI applications—virtually all of which rely on advanced packaging components—transform from an intriguing, novel idea today to a starkly dominant platform in the coming years.
For investors, strategic partners, and semiconductor companies, the message is clear: the time to invest in and prioritize advanced packaging is now. Those that do will thrive, steering the semiconductor industry towards its next performance frontier and into a future marked by ingenuity, speed, and sustained growth.
The authors would like to thank Changwook Kim, Shreya Dwarakanath, and Jack Tu for their contributions to this article.
